

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000226689 A

(43) Date of publication of application: 15.08.00

(51) Int. Cl  
C25D 7/00  
C25D 17/16  
H01G 4/30  
H01G 4/38

(21) Application number: 11029717

(71) Applicant: MURATA MFG CO LTD

(22) Date of filing: 08.02.99

(72) Inventor: ASAKURA NORIMASA

(54) METHOD FOR FORMING BUMP ELECTRODE OF  
ELECTRONIC PARTS, AND ELECTRONIC PARTS


for the plated layer is shortened.

COPYRIGHT: (C)2000,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for forming a plated layer on a bump electrode provided with a base metal layer, a plated layer formed by the electric plating and a solder bump part formed thereon.

SOLUTION: In an electric plating process, not only a base metal layer 38 but also external electrodes 42 and 43 which are electrically connected to the base metal layer 38 and have an area larger than that of the base metal layer 38 are formed on an outer surface of plural electric parts bodies 28 to be fitted in a barrel together with plural electrically conductive media. The electrically conductive media are brought into contact with not only the base metal layer 38 but also the external electrodes 42, 43, a chance that the plating current flows in the base metal layer 38 is increased in number, and the time to obtain the precipitation thickness necessary



(19) 日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-226689

(P2000-226689A)

(43) 公開日 平成12年8月15日 (2000.8.15)

(51) Int.Cl.  
 C 25 D 7/00  
 17/16  
 H 01 G 4/30  
 4/38

識別記号

F I  
 C 25 D 7/00  
 17/16  
 H 01 G 4/30  
 4/38

テマコト(参考)  
 G 4 K 0 2 4  
 A 5 E 0 8 2  
 3 1 1 D  
 A

審査請求 未請求 請求項の数8 OL (全8頁)

(21) 出願番号 特願平11-29717

(22) 出願日 平成11年2月8日 (1999.2.8)


(71) 出願人 000006231  
 株式会社村田製作所  
 京都府長岡市天神二丁目26番10号  
 (72) 発明者 朝倉 敦真  
 京都府長岡市天神二丁目26番10号 株式  
 会社村田製作所内  
 (74) 代理人 100085143  
 弁理士 小柴 雅昭 (外1名)  
 Fターム(参考) 4K024 AA03 AA07 BA01 BB09 BC10  
 5E082 AB03 BC40 CC03 FG26 GG01  
 GG26 JJ03 JJ06 JJ15 JJ23

(54) 【発明の名称】 電子部品のバンプ電極形成方法および電子部品

## (57) 【要約】

【課題】 下地金属層、めっき層および半田バンプ部が順次形成されたバンプ電極における下地金属層上にめっき層を形成するため、下地金属層が形成された複数の電子部品本体を複数の導電性メディアとともにバレル内に装填した状態で電気めっきを施すことが行なわれるが、下地金属層の面積が小さいとき、めっき層に必要な析出厚みを得るのに長時間費やされてしまう。

【解決手段】 電気めっき工程において、複数の導電性メディアとともにバレル内に装填される複数の電子部品本体28の外表面上に、下地金属層38だけでなく、下地金属層38に電気的に接続されかつ下地金属層38より大きい面積を有する外部電極42、43を形成しておく。導電性メディアは下地金属層38だけでなく外部電極42、43にも接触し、下地金属層38にめっき電流が流れる機会が増え、めっき層に必要な析出厚みを得るために時間が短縮される。



【特許請求の範囲】

【請求項1】 電子部品本体の外表面上に、下地金属層、その上に電気めっきにより形成されためっき層およびその上に形成された半田バンプ部を含むバンプ電極を形成している、電子部品における前記バンプ電極を形成するための方法であって、

前記下地金属層とともに、前記下地金属層に電気的に接続されかつ前記下地金属層より大きい面積を有する外部電極を、外表面上に形成している、電子部品本体を用意する工程と、

複数の導電性メディアおよび複数の前記電子部品本体をバレル内に装填した状態で電気めっきを実施することによって、前記下地金属層上に前記めっき層を形成する工程と、

前記めっき層上に、半田バンプ部を形成する工程とを備える、電子部品のバンプ電極形成方法。

【請求項2】 前記電子部品本体として、相対向する2つの主面および前記2つの主面間を連結する4つの側面を有する、直方体状をなして、前記下地金属層が、一方の前記主面上に形成され、かつ、前記外部電極が、前記側面上に形成されているものが用意される、請求項1に記載の電子部品のバンプ電極形成方法。

【請求項3】 前記電子部品本体として、前記外部電極が、前記側面の交差する角の部分に形成されているものが用意される、請求項2に記載の電子部品のバンプ電極形成方法。

【請求項4】 請求項1ないし3のいずれかに記載の方法によって形成されたバンプ電極を備える、電子部品。

【請求項5】 下地金属層、その上に電気めっきにより形成されるめっき層およびその上に形成される半田バンプ部を含むバンプ電極と、前記下地金属層に電気的に接続されかつ前記下地金属層より大きい面積を有する外部電極との双方を、外表面上に形成している、電子部品本体を備える、電子部品。

【請求項6】 前記電子部品本体は、相対向する2つの主面および前記2つの主面間を連結する4つの側面を有する、直方体状をなして、前記バンプ電極は、一方の前記主面上に形成され、かつ、前記外部電極は、前記側面上に形成されている、請求項5に記載の電子部品。

【請求項7】 前記外部電極は、前記側面の交差する角の部分に形成されている、請求項6に記載の電子部品。

【請求項8】 前記バンプ電極は、第1および第2のバンプ電極を備え、

前記外部電極は、第1および第2の外部電極を備え、前記電子部品本体は、

前記主面の延びる方向に延びながら積層される複数の誘電体層と、

特定の前記誘電体層を介して互いに対向する少なくとも1対の第1および第2の内部電極と、

前記第2の内部電極に対して電気的に絶縁された状態で

前記第1の内部電極と前記第1のバンプ電極とを電気的に接続するよう特定の前記誘電体層を貫通する第1のピアホール接続部と、

前記第1の内部電極に対して電気的に絶縁された状態で前記第2の内部電極と前記第2のバンプ電極とを電気的に接続するよう特定の前記誘電体層を貫通する第2のピアホール接続部とを備え、

前記第1の内部電極は、前記第1の外部電極に電気的に接続され、かつ、

前記第2の内部電極は、前記第2の外部電極に電気的に接続されている、請求項6または7に記載の電子部品。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、電子部品のバンプ電極形成方法およびこの方法によって有利に形成され得るバンプ電極を備える電子部品に関するもので、特に、下地金属層、その上に電気めっきにより形成されるめっき層およびその上に形成される半田バンプ部を備えるバンプ電極における、めっき層の形成方法の改良に関するものである。

【0002】

【従来の技術】 図7には、この発明にとって興味ある電子部品1が示されている。

【0003】 電子部品1は、相対向する2つの主面2および3ならびにこれら主面2および3間を連結する4つの側面4、5、6および7を有する、直方体状をなす電子部品本体8を備えている。図7は、電子部品1の外観を斜視図で示すものであるが、この電子部品1の実装面側を上方に向けた状態で図示している。この実装面すなわち主面2上には、複数の、たとえば12個のバンプ電極9が形成されている。このようなバンプ電極9を介しての接続を適用して電子部品1を適宜の配線基板上に実装するようにすれば、実装の高密度化を図ることができる。

【0004】 図8には、バンプ電極9の詳細な構造例が拡大されて断面図で示されている。

【0005】 バンプ電極9は、電子部品本体8の外表面すなわち主面2上に形成された下地金属層10と、その上に電気めっきによりそれぞれ形成された第1および第2のめっき層11および12と、その上に形成された半田バンプ部13とを備えている。

【0006】 下地金属層10は、電子部品本体8の内部に形成されたピアホール接続部14に電気的に接続されていて、ピアホール接続部14は、電子部品本体8の内部に設けられた内部電極等の電気的要素(図示せず。)に電気的に接続されている。下地金属層10は、たとえば銀からなり、焼付けまたはスパッタリングによって形成される。

【0007】 第1のめっき層11は、たとえばニッケルからなり、第2のめっき層12は、たとえば錫または半

田からなる。第1のめっき層11は、バリア層として機能するもので、下地金属層10を構成するたとえば銀のような金属が第2のめっき層12あるいは半田バンプ部13へと拡散することを防止する。第2のめっき層12は、半田に対する親和性を高め、半田バシフ部13の形成を容易にすることによって機能する。

【0008】半田バンプ部13は、たとえば、半田ボールをリフローにより第2のめっき層12上に付与することによって形成されたり、溶融半田中にディップすることによって形成されたり、印刷により形成されたりすることができます。半田バンプ部13は、実質的に球状に突出した形態を有しているが、この半田バンプ部13の径は、下地金属層10の径に実質的に左右される。

【0009】上述した第1および第2のめっき層11および12をそれぞれ形成するための電気めっき工程は、これを多数の電子部品1について能率的に進めるため、図示しないが、通常、複数の電子部品本体8を複数の導電性メディアとともにパレル内に装填した状態で実施される。導電性メディアとしては、たとえば、金属ボール、より具体的には、スチールボールが用いられる。

【0010】

【発明が解決しようとする課題】前述したように、高密度実装を可能するためにバンプ電極9が採用されている。したがって、この高密度実装を実現するためには、バンプ電極9の径を小さくしなければならない。バンプ電極9の径は、前述したように、下地金属層10の径に実質的に左右されるため、バンプ電極9の径を小さくするためには、下地金属層10の径も小さくしなければならない。そのため、下地金属層10の径は、通常、1.0mm以下、たとえば0.5mm程度とされる。

【0011】しかしながら、前述したように、パレルを用いる電気めっきを適用して、下地金属層10上に第1のめっき層11を形成しようしたり、第1のめっき層11上に第2のめっき層12を形成しようしたりする場合、これら第1および第2のめっき層11および12の各々について、所望の析出厚みを得るのに比較的長時間必要とするという問題に遭遇する。これは、下地金属層10の径が小さくなればなるほど、導電性メディアと下地金属層10または第1のめっき層11との間での接觸頻度がより低くなるためである。また、導電性メディアとして用いられる金属ボールは、たとえば0.8mm程度の径を有しているが、この金属ボールの径が、下地金属層10または第1のめっき層11の径に比較して大きいことも、上述した接觸頻度を低下させる原因となっている。

【0012】そこで、この発明の目的は、上述したような問題を解決し得る電子部品のバンプ電極形成方法およびこの方法によって有利に形成され得るバンプ電極を備える電子部品を提供しようとすることである。

【0013】

【課題を解決するための手段】この発明は、まず、電子部品本体の外表面上に、下地金属層、その上に電気めっきにより形成されためっき層およびその上に形成された半田バンプ部を含むバンプ電極を形成している、電子部品における上述したバンプ電極を形成するための方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

【0014】すなわち、この発明に係る電子部品のバンプ電極形成方法は、下地金属層とともに、この下地金属層に電気的に接続されかつ下地金属層より大きい面積を有する外部電極を、外表面上に形成している、電子部品本体を用意する工程と、複数の導電性メディアおよび複数の電子部品本体をパレル内に装填した状態で電気めっきを実施することによって、下地金属層上にめっき層を形成する工程と、このめっき層上に、半田バンプを形成する工程とを備えることを特徴としている。

【0015】この発明は、また、上述したような方法によって形成されたバンプ電極を備える、電子部品にも向けられる。

【0016】この電子部品は、下地金属層、その上に電気めっきにより形成されるめっき層およびその上に形成される半田バンプ部を含むバンプ電極と、下地金属層に電気的に接続されかつ下地金属層より大きい面積を有する外部電極との双方を、外表面上に形成している、電子部品本体を備えている。

【0017】なお、上述した電子部品に備える外部電極は、電子部品の完成段階では、削り取るなどして除去されてもよい。そのため、前述のこの発明に係る方法によって形成されたバンプ電極を備える電子部品は、このように外部電極を備えないものも含むものと理解しなければならない。

【0018】この発明において、電子部品本体は、典型的には、相対向する2つの正面およびこれら2つの正面間に連結する4つの側面を有する、直方体状をなしている。この場合、下地金属層は、一方の正面に形成され、かつ、外部電極は、側面上に形成されることが好ましい。

【0019】また、より好ましくは、側面上に形成される外部電極は、側面の交差する角の部分に形成される。

【0020】この発明は、また、次のような構成を備えることによって、積層コンデンサとして機能する電子部品に対して有利に適用されることができる。

【0021】すなわち、この電子部品では、バンプ電極は、第1および第2のバンプ電極を備え、外部電極は、第1および第2の外部電極を備えている。また、電子部品本体は、その正面の延びる方向に延びながら積層される複数の誘電体層と、特定の誘電体層を介して互いに対向する少なくとも1対の第1および第2の内部電極と、第2の内部電極に対して電気的に絶縁された状態で第1

の内部電極と第1のバンプ電極とを電気的に接続するように特定の誘電体層を貫通する第1のピアホール接続部と、第1の内部電極に対して電気的に絶縁された状態で第2の内部電極と第2のバンプ電極とを電気的に接続するように特定の誘電体層を貫通する第2のピアホール接続部とを備えている。そして、第1の内部電極は、第1の外部電極に電気的に接続され、かつ、第2の内部電極は、第2の外部電極に電気的に接続されている。

## 【0022】

【発明の実施の形態】図1ないし図6は、この発明の一実施形態を説明するためのものである。ここで、図1は、この実施形態に係る電子部品21の外観を示す斜視図であり、図2は、電子部品21の内部構造を、垂直方向の断面をもって示す正面図であり、図3は、電子部品21の内部構造を、第1の水平方向の断面をもって示す平面図であり、図4は、電子部品21の内部構造を、第1の断面とは異なる第2の水平方向の断面をもって示す平面図である。図5は、図8に相当する図である。図6は、電子部品21の製造の途中において与えられる形態を示す斜視図である。

【0023】電子部品21は、相対向する2つの主面22および23とこれら2つの主面22および23間に連結する4つの側面24、25、26および27とを有する、直方体状をなす電子部品本体28を備えている。

【0024】図1および図2では、電子部品21の実装面側を上方へ向けた状態で図示されている。すなわち、一方の主面22側が実装面側とされる。このような主面22上には、複数のバンプ電極29および30が分布するように形成されている。これらバンプ電極29および30は、後述する説明から明らかになるように、第1のバンプ電極29と第2のバンプ電極30とに分類され、第1のバンプ電極29と第2のバンプ電極30とは交互に並ぶように配置されている。

【0025】電子部品21は、積層コンデンサを構成するもので、その電子部品本体28は、主面22および23の延びる方向に延びながら積層される、たとえばセラミック誘電体からなる複数の誘電体層31と、複数のコンデンサユニットを形成するように特定の誘電体層31を介して互いに対向する複数対の第1および第2の内部電極32および33を有している。

【0026】図3に、第1の内部電極32が図示されていることからわかるように、図3は、第1の内部電極32が通る断面を示し、また、図4に、第2の内部電極33が図示されていることからわかるように、図4は、第2の内部電極33が通る断面を示している。なお、図3および図4において、内部電極32および33は、ハッチングを施すことによって、各々の形成領域をより明確に理解できるようにされている。

【0027】電子部品本体28の内部には、第1の内部電極32と第1のバンプ電極29とを電気的に接続する

ように特定の誘電体層31を貫通して延びる第1のピアホール接続部34が設けられる。また、第1のピアホール接続部34に隣り合いながら、第2の内部電極33と第2のバンプ電極30とを電気的に接続するように特定の誘電体層31を貫通して延びる第2のピアホール接続部35が設けられている。

【0028】この実施形態では、より大きな静電容量が得られるようにするために、それぞれ複数の第1および第2の内部電極32および33が、誘電体層31の積層方向に交互に配置され、それによって、第1の内部電極32と第2の内部電極33との対向する部分の数が複数とされ、複数のコンデンサユニットを形成するようにされている。そして、これら複数のコンデンサユニットも、上述した第1および第2のピアホール接続部34および35によって並列接続される。

【0029】より詳細には、第1のピアホール接続部34は、第2の内部電極33を貫通しながら複数の第1の内部電極32を互いに電気的に接続するように延び、かつ、第2のピアホール接続部35は、第1の内部電極32を貫通しながら複数の第2の内部電極33を互いに電気的に接続するように延びている。

【0030】また、第2の内部電極33は、第1のピアホール接続部34が貫通する部分の周囲にギャップ36を形成していて、それによって、第1のピアホール接続部34は、第2の内部電極33に対して電気的に絶縁された状態とされている。また、第1の内部電極32は、第2のピアホール接続部35が貫通する部分の周囲にギャップ37を形成していて、それによって、第2のピアホール接続部35は、第1の内部電極32に対して電気的に絶縁された状態とされている。

【0031】前述したバンプ電極29および30は、図8に示したバンプ電極9と実質的に同様の構造を有している。また、第1および第2のバンプ電極29および30は、互いに実質的に同じ構造を有している。以下には、第1のバンプ電極29の構造について、図5を参照しながら説明する。

【0032】バンプ電極29は、電子部品本体28の外表面すなわち一方の主面22上に形成された下地金属層38と、その上に電気めっきによりそれぞれ形成された第1および第2のめっき層39および40と、その上に形成された半田バンプ部41とを備えている。これら下地金属層38、第1および第2のめっき層39および40、ならびに半田バンプ部41の各々の形態、材料および形成方法については、特に断らない限り、図8に示した下地金属層10、第1および第2のめっき層11および12ならびに半田バンプ部13の場合と実質的に同様であるので、前述した説明を援用する。

【0033】この実施形態では、電子部品本体28の外表面上には、上述したバンプ電極29および30に加えて、複数の、たとえば4つの外部電極42および43が

形成されている。これら外部電極42および43は、電子部品本体28の側面24～27の交差する角の部分に位置されている。外部電極42および43の形成には、たとえば焼付けやスパッタリングが適用される。

【0034】外部電極42および43は、後述する説明から明らかになるように、第1の外部電極42と第2の外部電極43とに分類される。また、この実施形態では、2つの第1の外部電極42および2つの第2の外部電極43は、それぞれ、対角線方向に対向するように配置されている。

【0035】図3によく示されているように、第1の内部電極32は、第1の外部電極42に電気的に接続されている。したがって、第1の外部電極42は、第1の内部電極32および第1のピアホール接続部34を介して、第1のバンプ電極29の下地金属層38に電気的に接続された状態となっている。

【0036】また、図4によく示されているように、第2の内部電極33は、第2の外部電極43に電気的に接続されている。したがって、第2の外部電極43は、第2の内部電極33および第2のピアホール接続部35を介して、第2のバンプ電極30の下地金属層38に電気的に接続された状態となっている。

【0037】また、外部電極42および43は、それぞれ、下地金属層38より大きい面積を有している。

【0038】この発明では、バンプ電極29および30の形成方法、より特定的には、下地金属層38上への第1のめっき層39および第1のめっき層39上への第2のめっき層40の各形成方法に特徴がある。

【0039】これらめっき層39および40を順次形成するにあたって、まず、図6に示すような形態を有する電子部品本体28が用意される。この電子部品本体28は、下地金属層38とともに外部電極42および43を外表面上に形成している。

【0040】次いで、このような複数の電子部品本体28は、図示しないが、複数のたとえば金属ボール、より具体的には、スチールボールのような導電性メディアとともに、回転するバレル内に装填され、この状態で電気めっきが実施され、たとえばニッケルからなる第1のめっき層39が下地金属層38上に形成される。

【0041】次に、同様に、回転するバレル内に装填した状態での電気めっきが実施され、第1のめっき層39上に、たとえば錫または半田からなる第2のめっき層40が形成される。

【0042】上述した第1および第2のめっき層39および40の形成のための各電気めっき工程において、下地金属層38または第1のめっき層39にめっき電流が流れる機会は、導電性メディアが下地金属層38または第1のめっき層39に接触することによってもたらされるばかりでなく、外部電極42または43に導電性メディアが接触することによってもたらされる。また、外

部電極42および43の各々の面積は、下地金属層38の面積または第1のめっき層39の面積よりも大きいので、導電性メディアが下地金属層38または第1のめっき層39および外部電極42または43に接触する頻度は、外部電極42および43が形成されていない場合に比べて、大幅に高くなる。

【0043】このようなことから、第1のめっき層39および第2のめっき層40をそれぞれ形成するにあたって、所望の析出厚みを得るために必要とする電気めっき処理時間を大幅に短縮することができる。このめっき処理時間の短縮に関して、外部電極42および43の各々の面積が大きくなればなるほど、めっき処理時間をより短縮できることが実験で確認されている。

【0044】外部電極42および43のそれぞれの面積は、前述したように、下地金属層38の面積より大きいとされたが、これらの面積間の比較は、それぞれの面積の合計についての比較であると理解しなければならない。そのため、外部電極42および43のそれぞれの数を多くすれば、外部電極42および43の個々のものの面積をより小さくすることも可能である。

【0045】上述のようにして、第2のめっき層40が形成された後、この第2のめっき層40上には、半田バンプ部41がリフロー、ディップまたは印刷等の方法により形成され、図1に示すようなバンプ電極29および30を備える電子部品21が完成される。

【0046】なお、図1に示すように、電子部品21が完成されたとき、外部電極42および43の各々上には、第1のめっき層39と同等のめっき層および第2のめっき層40と同等のめっき層が形成されていることになる。このような外部電極42および43は、電子部品21の実装に際して、通常、障害となるものではないが、必要な場合には、これらを除去するようにしてもよい。

【0047】図示の実施形態では、外部電極42および43は、電子部品本体28の側面24～27の交差する角の部分に形成されている。このような外部電極42および43の形成位置は、導電性メディアが外部電極42および43に接触する頻度を高めるのに効果的である。また、このように外部電極42および43を側面24～27の交差する角の部分に形成すれば、たとえばバンプ電極29および30との不希望な干渉を避けたり、実装状態において、この電子部品21の周囲に配置される他の電気的要素との干渉を避けたりすることが容易になる。

【0048】なお、このような外部電極は、電子部品本体28の側面24～27の各中央部に形成されても、あるいは、バンプ電極29および30が形成された主面22におけるバンプ電極29および30とは干渉しない位置に形成されたり、あるいは、他方の主面23上に形成されたりしてもよい。たとえば、他方の主面23上に外

部電極が形成される場合、より大きな面積の外部電極を形成することが容易となり、前述したような導電性メディアとの接触頻度を高めるのに効果的であるとともに、このような外部電極によって電子部品21のシールド効果を働かせることも可能になる。

【0049】また、図示の実施形態では、バンプ電極29および30は、下地金属層38、第1のめっき層39、第2のめっき層40および半田バンプ部41をもって構成されたが、この発明は、第1および第2のめっき層39および40のうちのいずれか一方しか形成されないものにも適用することができる。

【0050】また、この発明は、図示した電子部品21のように、積層コンデンサを構成するものに限らず、バンプ電極を形成するものであれば、他の機能を有する電子部品にも等しく適用することができる。

#### 【0051】

【発明の効果】以上のように、この発明によれば、電子部品本体の外表面上に、下地金属層、その上に電気めっきにより形成されためっき層およびその上に形成された半田バンプ部を備えるバンプ電極を形成している、電子部品において、上述のバンプ電極に備える下地金属層上にめっき層を形成するため、複数の電子部品本体を複数の導電性メディアとともにバレル内に装填した状態で電気めっきを実施するに際して、電子部品本体として、下地金属層とともに、この下地金属層に電気的に接続されかつ下地金属層より大きい面積を有する外部電極を、外表面上に形成しているものが用意されるので、電気めっき工程において、導電性メディアは、下地金属層だけでなく、外部電極にも接触させることができ、下地金属層にめっき電流が流れる機会を増やすことができる。そのため、めっき層において所望の析出厚みを得るために時間を短縮することができ、めっき層を形成するための工程の能率を上げることができる。

【0052】この発明において、電子部品本体が、相対向する2つの主面およびこれら2つの主面間を連結する4つの側面を有する、直方体状をなしていて、下地金属層が、一方の主面上に形成され、かつ、外部電極が、側面上に形成されていると、バンプ電極に対して、またはこの電子部品の実装状態において周囲に位置する他の電気的要素に対して、外部電極が不所望な干渉を及ぼさないようにすることができる。

【0053】また、外部電極が、電子部品本体の側面の交差する角の部分に形成されていると、電気めっき工程において、導電性メディアとの接触頻度をより高めるのに効果的である。

【0054】また、この発明に係る電子部品において、バンプ電極が、第1および第2のバンプ電極を備え、外部電極が、第1および第2の外部電極を備え、電子部品本体が、主面の延びる方向に延びながら、積層される複数の誘電体層と、特定の誘電体層を介して互いに対向す

る少なくとも1対の第1および第2の内部電極と、第2の内部電極に対して電気的に絶縁された状態で第1の内部電極と第1のバンプ電極とを電気的に接続するように特定の誘電体層を貫通する第1のピアホール接続部と、第1の内部電極に対して電気的に絶縁された状態で第2の内部電極と第2のバンプ電極とを電気的に接続するように特定の誘電体層を貫通する第2のピアホール接続部とを備え、第1の内部電極が、第1の外部電極に電気的に接続され、かつ、第2の内部電極が、第2の外部電極に電気的に接続されている、そのような構造が採用されると、この発明に係る電子部品は、積層コンデンサを構成することができ、また、各内部電極内での電流を、各内部電極に接続されまたは各内部電極を貫通するピアホール接続部の周囲で種々の方向へ向けることができ、それによって磁束を効果的に相殺することができるとともに、電流路長を短くすることができるので、電子部品の等価直列インダクタンスを小さくすることができる。

【0055】のみならず、第1および第2のバンプ電極が、ともに、電子部品本体の一方の主面上に形成されるようすれば、第1のピアホール接続部を流れる電流と第2のピアホール接続部を流れる電流とを互いに異なる方向へ向けることができ、そのため、これらピアホール接続部を流れる電流によって誘起される磁束も効果的に相殺することができ、この点においても、等価直列インダクタンスを低減することができる。

#### 【図面の簡単な説明】

【図1】この発明の一実施形態による電子部品21の外観を示す斜視図である。

【図2】図1に示した電子部品21の内部構造を、垂直方向の断面をもって示す正面図である。

【図3】図1に示した電子部品21の内部構造を、第1の内部電極32が通る断面をもって示す平面図である。

【図4】図1に示した電子部品21の内部構造を、第2の内部電極33が通る断面をもって示す平面図である。

【図5】図1に示したバンプ電極29およびそれに関連する構成の詳細を拡大して示す断面図である。

【図6】図1に示した電子部品21の製造の途中において与えられる形態を示す斜視図である。

【図7】この発明にとって興味ある電子部品1の外観を示す斜視図である。

【図8】図7に示したバンプ電極9およびそれに関連する構成の詳細を拡大して示す断面図である。

#### 【符号の説明】

21 電子部品

22, 23 主面

24~27 側面

28 電子部品本体

29 第1のバンプ電極


30 第2のバンプ電極

31 誘電体層


- 32 第1の内部電極
- 33 第2の内部電極
- 34 第1のピアホール接続部
- 35 第2のピアホール接続部
- 36, 37 ギャップ
- 38 下地金属層

- 39 第1のめっき層
- 40 第2のめっき層
- 41 半田バンプ部
- 42 第1の外部電極
- 43 第2の外部電極


【図1】




【図2】




【図3】




【図4】



【図6】




【図7】



:(8) 000-226689 (P2000-22JL8

【図8】



## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**DETAILED DESCRIPTION**

---

**[Detailed Description of the Invention]**

[0001]

[The technical field to which invention belongs] This invention relates to amelioration of the formation method of the plating layer in a bump electrode equipped with the solder bump section especially formed a substrate metal layer, the plating layer formed of electroplating on it, and on it about electronic parts equipped with the bump electrode which may be advantageously formed by the bump electrode formation method and this method of electronic parts.

[0002]

[Description of the Prior Art] The electronic parts 1 interesting for this invention are shown in drawing 7.

[0003] Electronic parts 1 are equipped with the main part 8 of electronic parts which has four sides 4, 5, 6, and 7 which connect between two principal planes 2 and 3 which carry out phase opposite, these principal planes 2, and 3 and which makes the shape of a rectangular parallelepiped. Although drawing 7 shows the appearance of electronic parts 1 with a perspective diagram, it is illustrating the component-side side of these electronic parts 1 in the condition of having turned up. On this component side 2, i.e., a principal plane, plurality 9, for example, 12 bump electrodes, is formed. Densification of mounting can be attained if it is made to mount electronic parts 1 on a proper wiring substrate with the application of connection through such a bump electrode 9.

[0004] The detailed example of structure of the bump electrode 9 is expanded to drawing 8, and it is shown to it by the cross section.

[0005] The bump electrode 9 is equipped with the substrate metal layer 10 formed on the outside surface 2 of the main part 8 of electronic parts, i.e., a principal plane, the 1st and 2nd plating layers 11 and 12 formed of electroplating on it, respectively, and the solder bump section 13 formed on it.

[0006] The substrate metal layer 10 is electrically connected to the beer hall connection 14 formed in the interior of the main part 8 of electronic parts, and the beer hall connection 14 is electrically connected to electro-technical elements (not shown), such as an internal electrode prepared in the interior of the main part 8 of electronic parts. The substrate metal layer 10 consists of silver, and is formed of printing or sputtering.

[0007] The 1st plating layer 11 consists of nickel, and the 2nd plating layer 12 consists of tin or solder. It prevents that a metal like silver for which functions as a barrier layer and the substrate metal layer 10 is constituted diffuses the 1st plating layer 11 to the 2nd plating layer 12 or solder bump section 13, for example. The 2nd plating layer 12 raises the compatibility over solder, and it functions as making formation of the solder bump section 13 easy.

[0008] The solder bump section 13 can be formed by giving for example, a solder ball on the 2nd plating layer 12 by the reflow, can be formed by dipping into melting solder, or can be formed of printing. Although the solder bump section 13 has the gestalt projected spherically substantially, the path of this solder bump section 13 is substantially influenced by the path of the substrate metal layer 10.

[0009] although the electroplating production process for forming the 1st and 2nd plating layers 11 and 12 mentioned above, respectively does not have a drawing example in order to advance this efficiently about much electronic parts 1, it is usually carried out in the condition of having loaded with two or more main parts 8 of electronic parts into a barrel with two or more conductive media. As conductive media, a steel ball is used for a metal ball and a twist concrete target, for example.

[0010]

[Problem(s) to be Solved by the Invention] As mentioned above, in order to make high density assembly possible, the bump electrode 9 is adopted. Therefore, in order to realize this high density assembly, the path of the bump electrode 9 must be made small. The path of the bump electrode 9 must also make the path of the substrate metal layer 10 small, in order to make the path of the bump electrode 9 small since it is substantially influenced by the path of the substrate metal layer 10 as mentioned above. Therefore, the path of the substrate metal layer 10 is usually made into about 1.0mm or less, for example, 0.5mm.

[0011] However, as mentioned above, electroplating using a barrel is applied. When it is going to form the 1st plating layer 11 on the substrate metal layer 10 or is going to form the 2nd plating layer 12 on the 1st plating layer 11, The problem of long duration needing comparatively for obtaining desired deposit thickness about each

of these [ 1st ] and the 2nd plating layer 11 and 12 is encountered. The more the path of the substrate metal layer 10 becomes small, the more this is because the contact frequency between conductive media, the substrate metal layer 10, or the 1st plating layer 11 becomes lower. Moreover, although the metal ball used as conductive media has the about 0.8mm diameter, it is the cause by which the path of this metal ball reduces the contact frequency which also mentioned the large thing above as compared with the path of the substrate metal layer 10 or the 1st plating layer 11.

[0012] Then, the purpose of this invention is offering electronic parts equipped with the bump electrode which may be advantageously formed by the bump electrode formation method and this method of the electronic parts which can solve a problem which was mentioned above.

[0013]

[Means for Solving the Problem] This invention is turned to the method for forming the bump electrode in electronic parts which forms the bump electrode containing the solder bump section formed a plating layer with which it was formed of a substrate metal layer on an outside surface of a main part of electronic parts , and it was first formed of electroplating on it , and on it and which mentioned above , and it is characterized by to have the following configurations in order to solve the technical technical problem which mentioned above .

[0014] Namely, a bump electrode formation method of electronic parts concerning this invention A production process which prepares a main part of electronic parts which forms an external electrode which is electrically connected to this substrate metal layer with a substrate metal layer, and has a larger area than a substrate metal layer on an outside surface, By carrying out electroplating in the condition of having loaded with two or more conductive media and two or more main parts of electronic parts into a barrel, it is characterized by having a production process which forms a plating layer on a substrate metal layer, and a production process which forms a solder bump on this plating layer.

[0015] This invention is turned also to electronic parts equipped with a bump electrode formed again by method which was mentioned above.

[0016] These electronic parts are equipped with a main part of electronic parts which forms both sides with an external electrode which is electrically connected to a bump electrode containing the solder bump section formed a substrate metal layer, a plating layer formed of electroplating on it, and on it, and a substrate metal layer, and has a larger area than a substrate metal layer on an outside surface.

[0017] In addition, an external electrode with which electronic parts mentioned above are equipped may be shaved off and removed in a completion phase of electronic parts. Therefore, electronic parts equipped with a bump electrode formed by method concerning this above-mentioned invention must be understood to be a thing also containing what is not equipped with an external electrode in this way.

[0018] Typically in this invention, a main part of electronic parts is making the shape of a rectangular parallelepiped which has four sides which connect between two a principal plane and these two principal planes which carries out phase opposite. In this case, a substrate metal layer is formed on one principal plane, and, as for an external electrode, being formed on the side is desirable.

[0019] Moreover, an external electrode formed on the side is more preferably formed in a portion of an angle which the side intersects.

[0020] This invention is advantageously applicable by having the following configurations again to electronic parts which function as a multilayer capacitor.

[0021] That is, in these electronic parts, a bump electrode was equipped with the 1st and 2nd bump electrodes, and an external electrode is equipped with the 1st and 2nd external electrodes. Moreover, two or more dielectric layers by which a laminating is carried out while a main part of electronic parts is prolonged in the direction in which the principal plane is prolonged, At least one pair of 1st and 2nd internal electrodes which counter mutually through a specific dielectric layer, The 1st beer hall connection which penetrates a specific dielectric layer so that the 1st internal electrode and the 1st bump electrode may be electrically connected in the condition of having been electrically insulated to the 2nd internal electrode, It has the 2nd beer hall connection which penetrates a specific dielectric layer so that the 2nd internal electrode and the 2nd bump electrode may be electrically connected in the condition of having been electrically insulated to the 1st internal electrode. And the 1st internal electrode is electrically connected to the 1st external electrode, and the 2nd internal electrode is electrically connected to the 2nd external electrode.

[0022]

[Embodiment of the Invention] Drawing 1 thru/or drawing 6 are for explaining 1 operation gestalt of this invention. Drawing 1 is the perspective diagram showing the appearance of the electronic parts 21 concerning this operation gestalt here, drawing 2 is the front view in which having a vertical cross section and showing the internal structure of electronic parts 21, drawing 3 is the plan in which having the 1st horizontal cross section and showing the internal structure of electronic parts 21, and drawing 4 is the plan showing the internal structure of electronic parts 21 with the 2nd horizontal cross section where the 1st cross sections differ. Drawing 5 is drawing equivalent to drawing 8 . Drawing 6 is the perspective diagram showing the gestalt given in the middle of manufacture of electronic parts 21.

[0023] Electronic parts 21 are equipped with the main part 28 of electronic parts which has four sides 24, 25, 26, and 27 which connect between two principal planes 22 and 23 which carry out phase opposite, these two

principal planes 22, and 23 and which makes the shape of a rectangular parallelepiped.

[0024] At drawing 1 and drawing 2, where the component-side side of electronic parts 21 is turned upwards, it is illustrated. That is, one principal plane 22 side is made into a component-side side. On such a principal plane 22, it is formed so that two or more bump electrodes 29 and 30 may be distributed. It is classified into the 1st bump electrode 29 and the 2nd bump electrode 30 so that these bumps electrodes 29 and 30 may become clear from the explanation mentioned later, and the 1st bump electrode 29 and the 2nd bump electrode 30 are arranged so that it may stand in a line by turns.

[0025] Electronic parts 21 constitute a multilayer capacitor and the main part 28 of electronic parts has two or more pairs of 1st and 2nd internal electrodes 32 and 33 which counter mutually through the specific dielectric layer 31 so that a laminating may be carried out, extending in the direction in which principal planes 22 and 23 are prolonged, for example, two or more dielectric layers 31 which consist of a ceramic dielectric, and two or more capacitor units may be formed.

[0026] Drawing 4 shows the cross section along which the 2nd internal electrode 33 passes so that it may understand from the 1st internal electrode 32 being illustrated by drawing 3, and drawing 3 may be understood from the cross section along which the 1st internal electrode 32 passes being shown, and the 2nd internal electrode 33 being illustrated by drawing 4. In addition, it enables it to understand internal electrodes 32 and 33 more clearly in each formation field by performing hatching in drawing 3 and drawing 4.

[0027] The 1st beer hall connection 34 which penetrates the specific dielectric layer 31 and is prolonged so that the 1st internal electrode 32 and the 1st bump electrode 29 may be connected electrically is formed in the interior of the main part 28 of electronic parts. Moreover, the 2nd beer hall connection 35 which penetrates the specific dielectric layer 31 and is prolonged so that the 2nd internal electrode 33 and the 2nd bump electrode 30 may be connected electrically is formed, adjoining the 1st beer hall connection 34.

[0028] With this operation gestalt, since bigger electrostatic capacity is obtained, two or more 1st and 2nd internal electrodes 32 and 33 are arranged by turns in the direction of a laminating of a dielectric layer 31, respectively, the number of the portions of the 1st internal electrode 32 and the 2nd internal electrode 33 which counter is made plurality by it, and two or more capacitor units are formed by it. And parallel connection also of the capacitor unit of these plurality is carried out by the 1st and 2nd beer hall connections 34 and 35 mentioned above.

[0029] More, in details, penetrating the 2nd internal electrode 33, the 1st beer hall connection 34 was prolonged so that two or more 1st internal electrodes 32 of each other might be connected electrically, and penetrating the 1st internal electrode 32, the 2nd beer hall connection 35 is prolonged so that two or more 2nd internal electrodes 33 of each other may be connected electrically.

[0030] Moreover, the 2nd internal electrode 33 forms the gap 36 in the perimeter of the portion which the 1st beer hall connection 34 penetrates, and the 1st beer hall connection 34 is made the condition of having been electrically insulated to the 2nd internal electrode 33 by it. Moreover, the 1st internal electrode 32 forms the gap 37 in the perimeter of the portion which the 2nd beer hall connection 35 penetrates, and the 2nd beer hall connection 35 is made the condition of having been electrically insulated to the 1st internal electrode 32 by it.

[0031] The bump electrodes 29 and 30 mentioned above have the same structure substantially with the bump electrode 9 shown in drawing 8. Moreover, the 1st and 2nd bump electrodes 29 and 30 have the same structure substantially mutually. Below, the structure of the 1st bump electrode 29 is explained, referring to drawing 5.

[0032] The bump electrode 29 is equipped with the substrate metal layer 38 formed on the outside surface 22 of the main part 28 of electronic parts, i.e., one principal plane, the 1st and 2nd plating layers 39 and 40 formed of electroplating on it, respectively, and the solder bump section 41 formed on it. About these substrate metal layer 38, the 1st, the 2nd plating layer 39 and 40 and each gestalt of the solder bump section 41, a material, and especially the formation method, unless it refuses, the case of the substrate metal layer [ which was shown in drawing 8 ] 10, 1st; and 2nd plating layers 11 and 12 and the solder bump section 13 and the explanation mentioned above since it was substantially the same are used.

[0033] In addition to the bump electrodes 29 and 30 mentioned above, with this operation gestalt, plurality 42 and 43, for example, four external electrodes, is formed on the outside surface of the main part 28 of electronic parts. These external electrodes 42 and 43 are located in the portion of the angle which the sides 24-27 of the main part 28 of electronic parts intersect. Printing and sputtering are applied to formation of the external electrodes 42 and 43.

[0034] The external electrodes 42 and 43 are classified into the 1st external electrode 42 and the 2nd external electrode 43 so that it may become clear from the explanation mentioned later. Moreover, with this operation gestalt, the 1st two external electrode 42 and the 2nd two external electrode 43 are arranged, respectively so that it may counter in the direction of the diagonal line.

[0035] The 1st internal electrode 32 is electrically connected to the 1st external electrode 42 as well shown in drawing 3. Therefore, the 1st external electrode 42 is in the condition of having connected with the substrate metal layer 38 of the 1st bump electrode 29 electrically, through the 1st internal electrode 32 and the 1st beer hall connection 34.

[0036] Moreover, the 2nd internal electrode 33 is electrically connected to the 2nd external electrode 43 as well shown in drawing 4. Therefore, the 2nd external electrode 43 is in the condition of having connected with the

substrate metal layer 38 of the 2nd bump electrode 30 electrically, through the 2nd internal electrode 33 and the 2nd beer hall connection 35.

[0037] Moreover, the external electrodes 42 and 43 have a larger area than the substrate metal layer 38, respectively.

[0038] this invention -- the formation method of the bump electrodes 29 and 30 -- more specifically, the feature is in each formation method of the 2nd plating layer 40 to the 1st plating layer [ to the substrate metal layer 38 top ] 39, and 1st plating layer 39 top.

[0039] In carrying out sequential formation of these plating layers 39 and 40, the main part 28 of electronic parts which has a gestalt as shown in drawing 6 first is prepared. This main part 28 of electronic parts forms the external electrodes 42 and 43 on an outside surface with the substrate metal layer 38.

[0040] subsequently, although such two or more main parts 28 of electronic parts do not have a drawing example, two or more 1st plating layers 39 which it is loaded into a metal ball and the barrel more specifically rotated with conductive media like a steel ball, and electroplating is carried out in this condition, for example, consist of nickel are formed on the substrate metal layer 38.

[0041] Next, electroplating in the condition of having loaded similarly into the barrel to rotate is carried out, and the 2nd plating layer 40 which consists of tin or solder is formed on the 1st plating layer 39.

[0042] In each electroplating production process for the 1st and 2nd plating layers 39 mentioned above and formation of 40, when conductive media contact the external electrodes 42 or 43, the opportunity for a plating current to flow in the substrate metal layer 38 or the 1st plating layer 39 is not only brought about, but [ when conductive media contact the substrate metal layer 38 or the 1st plating layer 39, ] is brought about. Moreover, since each area of the external electrodes 42 and 43 is larger than the area of the substrate metal layer 38, or the area of the 1st plating layer 39, the frequency where conductive media contact the substrate metal layer 38 or the 1st plating layer 39, and the external electrodes 42 or 43 becomes high sharply compared with the case where the external electrodes 42 and 43 are not formed.

[0043] In forming the 1st plating layer 39 and the 2nd plating layer 40, respectively, since it is such, the electroplating processing time needed in order to obtain desired deposit thickness can be shortened sharply. The more each area of the external electrodes 42 and 43 becomes large about compaction of this plating processing time, the more it is checked in the experiment that the plating processing time can be shortened more.

[0044] As each area of the external electrodes 42 and 43 was mentioned above, although it is larger than the area of the substrate metal layer 38, it must be understood that the comparison between such area is a comparison about the sum total of each area. Therefore, if each number of the external electrodes 42 and 43 is made [ many ], it is also possible to make smaller area of each thing of the external electrodes 42 and 43.

[0045] After the 2nd plating layer 40 is formed as mentioned above, on this 2nd plating layer 40, the solder bump section 41 is formed by methods, such as a reflow, a DIP, or printing, and the electronic parts 21 equipped with the bump electrodes 29 and 30 as shown in drawing 1 are completed.

[0046] In addition, as shown in drawing 1, when electronic parts 21 are completed, it becomes the thing of the external electrodes 42 and 43 for which the plating layer equivalent to a plating layer equivalent to the 1st plating layer 39 and the 2nd plating layer 40 is formed upwards respectively. Although such external electrodes 42 and 43 do not usually serve as a failure on the occasion of mounting of electronic parts 21, you may make it remove these, when required.

[0047] The external electrodes 42 and 43 are formed in the portion of the angle which the sides 24-27 of the main part 28 of electronic parts intersect with the operation gestalt of illustration. Such a formation location of the external electrodes 42 and 43 is effective for raising the frequency where conductive media contact the external electrodes 42 and 43. Moreover, if the external electrodes 42 and 43 are formed in the portion of the angle which the sides 24-27 intersect in this way, it will become easy to avoid interference [ \*\*\*\* / un- ] with the bump electrodes 29 and 30, for example, or to avoid interference with other electro-technical elements arranged around these electronic parts 21 in a mounting condition.

[0048] In addition, even if such an external electrode is formed in each center section of the sides 24-27 of the main part 28 of electronic parts, it may be formed in the location in which it does not interfere in the bump electrodes 29 and 30 in the principal plane 22 in which the bump electrodes 29 and 30 were formed, or may be formed on the principal plane 23 of another side. For example, when an external electrode is formed on the principal plane 23 of another side, while it is effective for it becoming easy to form the external electrode of a bigger area, and raising contact frequency with conductive media which were mentioned above, it also becomes possible to use the shielding effect of electronic parts 21 with such an external electrode.

[0049] Moreover, with the operation gestalt of illustration, although the bump electrodes 29 and 30 had the substrate metal layer 38, the 1st plating layer 39, the 2nd plating layer 40, and the solder bump section 41 and were constituted, they can apply this invention also to that in which only either of the 1st and 2nd plating layers 39 and 40 is formed.

[0050] Moreover, this invention is equally [ if what / not only / constitutes a multilayer capacitor but a bump electrode is formed / to the electronic parts which have other functions ] applicable like the illustrated electronic parts 21.

[0051]

[Effect of the Invention] As mentioned above, according to this invention, it sets to the electronic parts which form the bump electrode equipped with the solder bump section formed the plating layer which was formed of the substrate metal layer on the outside surface of the main part of electronic parts, and was formed of electroplating on it, and on it. In order to form a plating layer on the substrate metal layer with which an above-mentioned bump electrode is equipped, It faces carrying out electroplating in the condition of having loaded with two or more main parts of electronic parts into a barrel with two or more conductive media. As a main part of electronic parts with a substrate metal layer Since what is formed on an outside surface is prepared, the external electrode which is electrically connected to this substrate metal layer, and has a larger area than a substrate metal layer In an electroplating production process, conductive media can be contacted not only to a substrate metal layer but to an external electrode, and can increase the opportunity for a plating current to flow in a substrate metal layer. Therefore, the time amount for obtaining desired deposit thickness in a plating layer can be shortened, and the efficiency of the production process for forming a plating layer can be gathered.

[0052] Have four sides in which the main part of electronic parts connects between two the principal plane and these two principal planes which carries out phase opposite in this invention. If the shape of a rectangular parallelepiped is made, and a substrate metal layer is formed on one principal plane and the external electrode is formed on the side It is easy to make it an external electrode not do interference [ \*\*\*\* / un- ] to other electro-technical elements located in the perimeter in the mounting condition of these electronic parts as opposed to a bump electrode.

[0053] Moreover, if the external electrode is formed in the portion of the angle which the side of the main part of electronic parts intersects, in an electroplating production process, it is effective for raising contact frequency with conductive media more.

[0054] Moreover, while a bump electrode is equipped with the 1st and 2nd bump electrodes, an external electrode is equipped with the 1st and 2nd external electrodes in the electronic parts concerning this invention and the main part of electronic parts is prolonged in the direction in which a principal plane is prolonged At least one pair of 1st and 2nd internal electrodes which counter mutually through two or more dielectric layers by which a laminating is carried out, and a specific dielectric layer, The 1st beer hall connection which penetrates a specific dielectric layer so that the 1st internal electrode and the 1st bump electrode may be electrically connected in the condition of having been electrically insulated to the 2nd internal electrode, It has the 2nd beer hall connection which penetrates a specific dielectric layer so that the 2nd internal electrode and the 2nd bump electrode may be electrically connected in the condition of having been electrically insulated to the 1st internal electrode. If such structure where the 1st internal electrode is electrically connected to the 1st external electrode, and the 2nd internal electrode is electrically connected to the 2nd external electrode is adopted The electronic parts concerning this invention can constitute a multilayer capacitor. Moreover, while being able to turn in the directions various in the perimeter of the beer hall connection which the current within each internal electrode is connected to each internal electrode, or penetrates each internal electrode and being able to offset magnetic flux effectively by it Since current path length can be shortened, the equivalence serial inductance of electronic parts can be made small.

[0055] If it does not come to accept it but the 1st and 2nd bump electrodes are both formed on one principal plane of the main part of electronic parts The current which flows the 1st beer hall connection, and the current which flows the 2nd beer hall connection can be turned in the mutually different direction. The sake, The magnetic flux in which induction is carried out by the flowing current can also offset these beer hall connection effectively, and an equivalence serial inductance can be reduced also in this point.

---

[Translation done.]